<?xml version="1.0" encoding="UTF-8"?>
<record
    xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"
    xsi:schemaLocation="http://www.loc.gov/MARC21/slim http://www.loc.gov/standards/marcxml/schema/MARC21slim.xsd"
    xmlns="http://www.loc.gov/MARC21/slim">

  <leader>02004nam a2200433 a 4500</leader>
  <controlfield tag="001">29695</controlfield>
  <controlfield tag="005">20230531230837.0</controlfield>
  <controlfield tag="008">      s2006    xxum     b   a000 0 eng d</controlfield>
  <datafield tag="020" ind1=" " ind2=" ">
    <subfield code="a">0534551610 (hbk.)</subfield>
  </datafield>
  <datafield tag="049" ind1=" " ind2=" ">
    <subfield code="b">PITLIB</subfield>
  </datafield>
  <datafield tag="050" ind1="0" ind2="0">
    <subfield code="a">TK7868.L6</subfield>
    <subfield code="b">L481</subfield>
  </datafield>
  <datafield tag="100" ind1="1" ind2=" ">
    <subfield code="a">Lee, Sunggu.</subfield>
    <subfield code="9">38810</subfield>
  </datafield>
  <datafield tag="245" ind1="1" ind2="0">
    <subfield code="a">Advanced digital logic design :</subfield>
    <subfield code="b">using Verilog, state machines, and synthesis for FPGAs /</subfield>
    <subfield code="c">Sunggu Lee</subfield>
    <subfield code="h">[book]</subfield>
  </datafield>
  <datafield tag="260" ind1=" " ind2=" ">
    <subfield code="a">Toronto, Ont. :</subfield>
    <subfield code="b">Thomson,</subfield>
    <subfield code="c">c2006.</subfield>
    <subfield code="9">2050</subfield>
  </datafield>
  <datafield tag="300" ind1=" " ind2=" ">
    <subfield code="a">462 p. :</subfield>
    <subfield code="b">ill.</subfield>
  </datafield>
  <datafield tag="449" ind1=" " ind2="0">
    <subfield code="a">&#x2022;v004&#x2013; New Arrivals- Sep. 2013</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Logic design</subfield>
    <subfield code="x">Data processing</subfield>
    <subfield code="9">38807</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Digital electronics</subfield>
    <subfield code="9">38811</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Verilog (Computer hardware description language)</subfield>
    <subfield code="9">38809</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Sequential machine theory</subfield>
    <subfield code="9">38812</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Application-specific integrated circuits</subfield>
    <subfield code="9">38813</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Logic design</subfield>
    <subfield code="x">Data processing</subfield>
  </datafield>
  <datafield tag="650" ind1=" " ind2="0">
    <subfield code="a">Verilog (Computer hardware description language)</subfield>
  </datafield>
  <datafield tag="690" ind1=" " ind2="0">
    <subfield code="a">0021 &#xE27;&#xE34;&#xE17;&#xE22;&#xE32;&#xE28;&#xE32;&#xE2A;&#xE15;&#xE23;&#xE4C;&#xE1A;&#xE31;&#xE13;&#xE11;&#xE34;&#xE15; &#xE2A;&#xE32;&#xE02;&#xE32;&#xE40;&#xE17;&#xE04;&#xE42;&#xE19;&#xE42;&#xE25;&#xE22;&#xE35;&#xE2A;&#xE32;&#xE23;&#xE2A;&#xE19;&#xE40;&#xE17;&#xE28; IT (&#xE1B;.&#xE15;&#xE23;&#xE35;)</subfield>
    <subfield code="9">64</subfield>
  </datafield>
  <datafield tag="690" ind1=" " ind2="0">
    <subfield code="a">0023 &#xE27;&#xE34;&#xE28;&#xE27;&#xE01;&#xE23;&#xE23;&#xE21;&#xE28;&#xE32;&#xE2A;&#xE15;&#xE23;&#xE1A;&#xE31;&#xE13;&#xE11;&#xE34;&#xE15; &#xE2A;&#xE32;&#xE02;&#xE32;&#xE27;&#xE34;&#xE28;&#xE27;&#xE01;&#xE23;&#xE23;&#xE21;&#xE04;&#xE2D;&#xE21;&#xE1E;&#xE34;&#xE27;&#xE40;&#xE15;&#xE2D;&#xE23;&#xE4C; CPE (&#xE1B;.&#xE15;&#xE23;&#xE35;)</subfield>
    <subfield code="9">65</subfield>
  </datafield>
  <datafield tag="942" ind1=" " ind2=" ">
    <subfield code="c">BK</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">1.</subfield>
    <subfield code="t">Condensed overview of introductory digital logic design</subfield>
    <subfield code="p">p. 1</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">2.</subfield>
    <subfield code="t">Digital logic design using hardware description languages</subfield>
    <subfield code="p">p. 30</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">3.</subfield>
    <subfield code="t">introduction to verilog and test benches</subfield>
    <subfield code="p">p. 45</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">4.</subfield>
    <subfield code="t">High-level verilog coding for synthesis</subfield>
    <subfield code="p">p. 111</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">5.</subfield>
    <subfield code="t">State machine design</subfield>
    <subfield code="p">p. 155</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">6.</subfield>
    <subfield code="t">FPGA and other programmable logic devices</subfield>
    <subfield code="p">p. 203</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">7.</subfield>
    <subfield code="t">Design of a USB photocol analyzer</subfield>
    <subfield code="p">p. 233</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">8.</subfield>
    <subfield code="t">Design of fast arithmetic units</subfield>
    <subfield code="p">p. 299</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="l">9.</subfield>
    <subfield code="t">Design of a pipelined RISC microprocessor</subfield>
    <subfield code="p">p. 338</subfield>
  </datafield>
  <datafield tag="970" ind1=" " ind2=" ">
    <subfield code="+">8.</subfield>
    <subfield code="t">Answers to selected problems</subfield>
    <subfield code="p">p. 408</subfield>
  </datafield>
  <datafield tag="988" ind1=" " ind2=" ">
    <subfield code="c">29695</subfield>
  </datafield>
  <datafield tag="999" ind1=" " ind2=" ">
    <subfield code="c">29695</subfield>
    <subfield code="d">29695</subfield>
  </datafield>
  <datafield tag="952" ind1=" " ind2=" ">
    <subfield code="0">0</subfield>
    <subfield code="1">0</subfield>
    <subfield code="2">lcc</subfield>
    <subfield code="4">0</subfield>
    <subfield code="7">0</subfield>
    <subfield code="8">BKE</subfield>
    <subfield code="a">PIMLIB</subfield>
    <subfield code="b">PIMLIB</subfield>
    <subfield code="c">GEN-EN</subfield>
    <subfield code="d">2013-09-03</subfield>
    <subfield code="e">&#xE1A;.&#xE14;&#xE27;&#xE07;&#xE01;&#xE21;&#xE25;&#xE2A;&#xE21;&#xE31;&#xE22;</subfield>
    <subfield code="g">7985.00</subfield>
    <subfield code="i">0130000099412</subfield>
    <subfield code="j">14</subfield>
    <subfield code="l">0</subfield>
    <subfield code="o">TK7868.L6 L481</subfield>
    <subfield code="p">32550000225546</subfield>
    <subfield code="r">2023-05-09</subfield>
    <subfield code="v">7985.00</subfield>
    <subfield code="w">2023-05-09</subfield>
    <subfield code="y">BK</subfield>
  </datafield>
</record>
